Статья: АРХИТЕКТУРА КРИПТОГРАФИЧЕСКОГО СОПРОЦЕССОРА НА ПЛИС

Дано подробное описание архитектуры криптографического сопроцессора на основе программируемых логических интегральных схем (ПЛИС) как наиболее подходящей аппаратной платформы для его реализации. Приведен перечень минимально необходимых элементов системы, указаны их взаимосвязи между собой. Освещены особенности аппаратной реализации в аспекте обеспечения высокой производительности системы. Большое внимание уделяется вопросу безопасности архитектуры с описанием возможных атак и соответствующих мер противодействия.